JVNDB-2026-002970

PCIe Integrity and Data Encryption（IDE）プロトコル仕様における複数の問題

PCIe IDEは、AES-GCM方式の暗号化によりPCIeコンポーネント間のトラフィックの機密性や完全性、リプレイ耐性を保護する仕組みです。これはトランザクション層とデータリンク層の間で動作しており、ハードウェアに近い層でリンク上の通信を改ざんから保護しています。

PCIe IDEには以下に挙げる3つの仕様上の問題が指摘されています。これらの問題により、攻撃者がPCIeインターフェース上でトランザクションの順序やタイミングを意図的に操作できる場合、特定の条件下で本来想定されていない順序でデータが処理されたり不正な内容のデータが処理されたりする可能性があります。

• CVE-2025-9612
  • 受信ポートでの完全性検証が不十分なため、PCIeトラフィックの並び替えが行われても検知されず、受信側で古いデータが新しいものとして処理される可能性がある
• CVE-2025-9613
  • トランザクションにおける応答（completion）が遅延しタイムアウトした際に、トランザクションのタグが再利用されてしまうため、攻撃者が他のトランザクションに同一のタグを挿入すると、本来失敗していたはずのトランザクションのデータを受け入れてしまう
• CVE-2025-9614
  • デバイスを別のTrusted Domain Interface（TDI）へ接続し直す際に、IDEストリームのflushやre-keyが適切に行われず、別ドメイン宛の古いデータを受信し、処理してしまう

PCIe IDEを実装したハードウェアやファームウェア

PCI-SIG

• (複数の製品)

PCIe IDEインターフェースへのアクセスが可能な攻撃者により、古いデータまたは破損したデータを処理させることが可能となります。結果として、保護されたリンクの完全性が損なわれるとともに、実装やシステムの構成により情報漏えい、権限昇格、サービス運用妨害（DoS）状態の発生等につながる可能性があります。

[開発者が実施できる対策]
PCI-SIGは、PCIe Base Specificationに対して「IDE TLP Reordering Enhancement」というDraft Engineering Change Notice（D-ECN）を発行しました。このD-ECNは今後のPCIe Base Specification（Rev. 6.5および7.1）に取り込まれる予定であり、また、既存のPCIe Base 5.x 環境においても、PCI-SIGの定める適合手続きを通じて適用可能です。

PCIe 5.0 IDEをサポートするハードウェアやファームウェアの開発者は、D-ECNおよび関連するErratumの内容を確認し、IDEに関する仕様上の修正点を実装に反映してください。また、更新されたPCI-SIGのテスト手順に沿って、実装が最新の仕様に準拠していることを確認し、迅速に配布することが推奨されます。

[ユーザーが実施できる対策]
特にPCIe IDEに依存して機密データを保護している環境では、システムまたはコンポーネントのベンダから提供されるファームウェアのアップデートを適用してください。

PCI-SIG

• PCI-SIG : PCIe IDE Standard Vulnerabilities | PCI-SIG

1. CVE-2025-9612
2. CVE-2025-9613
3. CVE-2025-9614

1. JVN : JVNTA#91449045
2. US-CERT Vulnerability Note : VU#404544

• [2026年02月12日]
    掲載